除了EUV光刻机，5nm芯片还需要一种关键设备，也被美国禁售
众所周知，目前的硅基芯片，其制造过程都离不开光刻工艺，所以光刻机必不可少。
干式光刻机ArF Dry，最多可以实现65nm制程。浸润式光刻机ArFi可以实现的最小制程是7nm，而到了7nm以下，就需要EUV光刻机了。
目前国内的芯片制造工艺，一直卡在14nm，进入不了10nm、7nm等，很多人认为主要是光刻机被卡住了。
毕竟之前中芯的梁孟松也是这么说的，他说7nm制程的研究工作，已经全部做好，5nm制程的最大难点，也在进行中，只等EUV光刻机的到来。
但其实现5nm，真的买到EUV光刻机就行了么，并不是的，还有一种关键设备非常重要，且这种关键设备，也是被美国禁售的。
这种关键设备就是多束电子束光刻机，它与EUV光刻机的作用截然不同。
这种电子束光刻机用在哪里？用在光摸膜板的制造上。
我们知道目前的芯片制造，类似于投影，先制造出光掩膜板，把电路图刻在光掩膜板上，类似于制造一张“幻灯片底片”，而一颗高端芯片通常需要60-90块光刻掩模，其中EUV掩模数量为5-10块，单块成本最高可达200万美元以上。
然后再利用光刻机，用光线来照射光掩膜板，将上面的图刻录到硅晶圆上去。
光掩膜板的精度，其实要高于芯片的精度要求的，毕竟它是底片。而制造这种光掩膜板就需要电子束光刻设备，也是不可替代的。
目前全球仅4家主要企业，能够制造这种多束电子束光刻机，分别是日本的JEOL公司、Nuflare公司、德国的Vistec公司和奥地利的IMS（ IMS Nanofabrication GmbH）公司。其中IMS已被英特尔收购。
这4家中，日本Nuflare 公司最牛，拿下全球90%的份额，也是唯一一家能够具备3nm摸膜板制备能力的厂商。
而这种设备，当然也是被禁运的，是直接被写入《瓦森纳协定》中进行管控的。
可见，真要实现5nm芯片，我们要补的课还非常多，不仅仅是EUV光刻机，还有这种电子束光刻机，甚至除了这两种外，还有各种各样的设备、材料等等。
大家别都只盯着EUV光刻机，它也不过是众多设备中的一种，这些设备缺一不可，所以国产芯片产业链加油吧，路还很漫长。
推荐文章
-
一边是赚得盆满钵满的芯片巨头，一边却是连年被迫降价的本土供应商——韩国半导体产业正在上演一出令人费解的“冰火两重天”。 2026年初，全球半导体产业在人工智能需求的推动下呈现出显著的增长态势。韩国两大存储芯片制造商三星电子与SK海力士均公布了创纪录的财务数据。行业数据显示，三星电子2026年第一季度营业利润预计达到57.2万亿韩元，同比增长755%，超过其2025年全年的营业利润总和。SK海力士在2025年实现了47.2万亿韩元的营业利润，同比增长101.2%，并在年度利润上首次超越了三星电子。韩国3月半导体出口额同比上升151.4%，达到328.3亿美元，推动韩国整体出口创下861.3亿美元的历史新高，为近40年来最快增速。 然而，在下游芯片制造商利润大幅增长、整个行业似乎都在享受AI红利的同时，韩国本土的半导体材料与组件供应商却面临着截然不同的市场处境。据行业媒体披露，三星和SK海力士在完成2026年第一季度的供应商谈判后，广泛下调了存储相关材料和组件的采购价格，这是韩国上游供应商连续第二年面临降价压力。2025年初，部分供应... -
2026年的半导体圈，正在上演一场现实版的“抢椅子”游戏。而搅动这场战局的核心变量，正是AI引爆的存储需求。 在这一轮游戏中，光刻机便是这把“椅子”。近日，存储芯片大厂SK海力士宣布将在2027年12月31日前向荷兰ASML采购价值11.95万亿韩元（约79.7亿美元）的极紫外光（EUV）光刻机，旨在应对日益增长的内存芯片需求。该交易已作为正式披露文件提交给韩国监管机构，并成为近年来ASML客户公开的最大一笔EUV光刻机采购订单。 根据预计，SK海力士采购的这些EUV光刻机将主要用于先进DRAM芯片和HBM芯片的生产。主要会部署在两个晶圆厂：一个是SK海力士位于龙仁的新晶圆厂，该晶圆厂计划于2027年2月投产；另一个则是位于清州的M15X工厂，该晶圆厂专门用于生产高带宽内存芯片。 伯恩斯坦公司的分析师戴维·道则预计，SK海力士的这份订单将使得其在两年内新增约30台EUV光刻机。这略高于其之前预测的SK海力士两年内将采购26台EUV光刻机的数量。 无独有偶，存储龙头三星也传出了大举采购光刻机的动作。...
-
先进封装，正成为近日半导体市场的行业热词。一边是光刻机龙头ASML正式把枪口对准先进封装，一边是博通开始出货 3.5D XDSiP 先进封装平台首款 SoC 芯片。 这一系列动作的背后，指向一个清晰的行业共识：摩尔定律步入下半场，单纯依靠制程微缩的路径已然越走越窄。而先进封装，正成为半导体产业未来十年的关键增长极，也是行业核心竞争的全新赛道。 要理解这一变革的必然性，需先穿透先进制程瓶颈下，芯片行业面临的两大核心困局。 01 芯片微缩，走进死胡同 过去半个多世纪，半导体产业的核心叙事始终围绕“晶体管微缩”展开。每一次制程工艺的迭代（从28nm到7nm，再到3nm、2nm），本质都是通过缩小晶体管尺寸，在单一芯片晶圆上集成更多晶体管，从而实现性能提升、功耗降低的“双重红利”。这一逻辑支撑了行业数十年的高速增长，成为芯片产业发展的核心驱动力。 但如今，这条被验证无数次的赛道，已触达不可逾越的天花板。 从物理层面看，当晶体管尺寸逼近原子量级，传统的硅基CMOS技术面临根本性挑战：晶体管栅极漏电问题日益严重...
