ASML的“末日狂欢”：EUV光刻机，难有下一代，未来没了
2023年，是ASML狂欢的一年，这一年卖出了276亿欧元的光刻机，同比增长30%，而净利润为78亿欧元，同比增长43%，毛利率高达51.3%。
2023年这一年，ASML卖出了53台EUV光刻机，125台浸润式DUV光刻机，32台普通干式DUV光刻机，184台KrF光刻机，55台L-line光刻机，所有类型的光刻机，都比2022年销量多。
而对于2024年，ASML不乐观表示预计和2023年差不多。
事实上，2024年，理应是ASML大量发展的一年，为何预计却不会再有什么增长呢？原因在于ASML的EUV光刻机，已经发展到极限，难有下一代了，前路已经被堵了。
目前ASML最大的营收来源，其实是靠EUV光刻机，2023年为例，53台EUV光刻机，每台1.8亿美元左右，这里就贡献了近100亿美元，三分之一啊。
现在主要销售的EUV光刻机，是NA=0.33的光刻机，NA也称之为数值孔径，也称之为Low-NA系统，因为0.33是低数值孔径。
这种光刻机，能实现26nm的最小金属间距和25-30nm尖端到尖端的近似互连空间间距，比较理想的，是实现3nm的芯片制造。
而NA=0.55的光刻机，数值孔径变大了，称之为Higt-Na系统，可以实现16nm的最小金属间距，可实现2nm以下制程节点，甚至达到1nm。
不过这种NA=0.55的光刻机，成本高昂，达到了3.8亿美元去了，相比上一代贵了一倍，同时ASML表示，目前产能还很差，一年也就只能生产不到10个出来，所以ASML并不是特别看好它，毕竟目前的0.33NA的光刻机，也能生产2nm芯片。
而制造3nm的芯片厂，才2家，大家原有的EUV光刻机不会淘汰掉，现在NA=0.55的光刻机，肯定销量不会特别好，所以对2024年并不是很乐观，觉得能够维持住2023年的营收，就不错了。
推荐文章
-
近期，行业两大巨头台积电与三星电子相继宣布调整其成熟制程产能，特别是逐步缩减乃至关闭部分8英寸（200mm）晶圆产线。台积电已明确通知客户，将优化资源配置，并计划在2027年实现部分8英寸厂区的全面停产。三星电子亦步亦趋，被报道计划于年内关闭位于韩国器兴园区的一座8英寸工厂，以聚焦于12英寸产线。 市场研究机构TrendForce（集邦咨询）预测：2025年全球8英寸晶圆产能预计将首次出现约0.3%的负增长，而到了2026年，在两大龙头持续减产的影响下，产能缩减幅度预计将扩大至2.4%。然而，与产能收缩形成鲜明对比的是，市场却传出了截然不同的信号——部分晶圆代工厂已通知客户，计划在2026年将8英寸代工价格上调5%至20%不等。 巨头转身，新的考量 从经济效益来看，12 英寸（300mm）晶圆对比 8 英寸晶圆，有着难以比拟的成本优势。一片 12 英寸晶圆的面积约为 8 英寸晶圆的 2.25 倍，在相近的制造流程下，能产出更多芯片，大幅降低单位芯片的制造成本。对于追求规模效应和利润最大化的行业巨头来说，把有限的厂房空间、洁净室资源、技术团队乃至能源配额... -
芝能智芯出品 2025年下半年，围绕安世半导体控制权与供应链的博弈，让全球汽车产业对供应链的问题感受深刻，上游芯片供应被地缘影响，“全球化最优分工”可以在几周内失效。 现在安世中国子全面切换国产晶圆供应链，本土晶圆厂接棒车规级IGBT与MOSFET生产，中国功率半导体越来越完整了。 Part 1安世中国切换国产供应链 安世中国自2026年起IGBT晶圆全面切换国产供应链，是功率半导体本土化进程中的一个标志性事件。 安世半导体是从荷兰发展起来的，20世纪50年代，飞利浦在奈梅亨布局半导体； 2006年半导体业务独立成恩智浦； 2017年，恩智浦又把标准产品事业部剥离出来，成立安世半导体，专注分立器件、MOSFET、IGBT 等功率半导体。 2018—2020年，闻泰科技分三步合计投入约338亿元实现100%控股，并把东莞基地扩建成年产能750亿颗的核心制造中心，欧洲的技术平台叠加中国的产能与市场，也是一种互惠互利的发展模式。 但2025年9月之后，荷兰政府发布部长令，冻结资产、限制投票权、暂停中国籍CEO职务，随后在10月切断对东莞的...
-
先进封装，正成为近日半导体市场的行业热词。一边是光刻机龙头ASML正式把枪口对准先进封装，一边是博通开始出货 3.5D XDSiP 先进封装平台首款 SoC 芯片。 这一系列动作的背后，指向一个清晰的行业共识：摩尔定律步入下半场，单纯依靠制程微缩的路径已然越走越窄。而先进封装，正成为半导体产业未来十年的关键增长极，也是行业核心竞争的全新赛道。 要理解这一变革的必然性，需先穿透先进制程瓶颈下，芯片行业面临的两大核心困局。 01 芯片微缩，走进死胡同 过去半个多世纪，半导体产业的核心叙事始终围绕“晶体管微缩”展开。每一次制程工艺的迭代（从28nm到7nm，再到3nm、2nm），本质都是通过缩小晶体管尺寸，在单一芯片晶圆上集成更多晶体管，从而实现性能提升、功耗降低的“双重红利”。这一逻辑支撑了行业数十年的高速增长，成为芯片产业发展的核心驱动力。 但如今，这条被验证无数次的赛道，已触达不可逾越的天花板。 从物理层面看，当晶体管尺寸逼近原子量级，传统的硅基CMOS技术面临根本性挑战：晶体管栅极漏电问题日益严重...
