三代半英雄榜：国产SiC研磨设备厂商蓄势待发
研磨是衬底加工的重要一环，通过研磨液和研磨设备，对SiC晶片表面进行前期加工，提高表面质量，获得相对平整的待抛光表面。碳化硅单晶衬底研磨采用金刚石研磨液进行研磨，可分为两道工艺——粗磨和精磨，前者是为了提升加工效率并去除由切割引起的刀痕和变质层，使用粒径较大的磨粒，后者是为了去除由粗磨造成的加工损伤层，改善表面粗糙度，使用粒径较小的磨粒。
研磨有单面研磨和双面研磨两种方式，单面研磨一次只能磨削衬底的一个面，而双面研磨具有上、下两个研磨盘，可以同时研磨衬底的两个面，能更好的改善SiC衬底的翘曲度与平面度。
苏州迈为科技股份有限公司成立于2010年，总部位于苏州，是一家集机械设计、电气研制、软件开发、精密制造于一体的高端装备制造商，面向太阳能光伏、显示、半导体三大行业，研发、制造、销售智能化高端装备，主要产品包括全自动太阳能电池丝网印刷生产线、异质结高效电池制造整体解决方案、OLED柔性屏激光切割设备、Mini/Micro LED晶圆设备、半导体晶圆封装设备等。迈为股份在2019年立项研磨机，2023年对外展示了针对碳化硅的、经过主轴功率改造的碳化硅研磨设备，应用于4/6/8英寸碳化硅、蓝宝石等硬质材晶圆的减薄。同时对外展示半导体晶圆激光改质切割设备，应用于8/12英寸硅晶圆及碳化硅、氮化镓等第三代半导体内部改质切割。MX-SSG 碳化硅研磨设备用于4/6/8英寸硬质材料晶圆减薄加工工艺，搭配自主研制的高目数磨轮，实现晶圆精抛功能，减少表面损伤，保证晶圆品质，优异的视觉检测和定位系统，可识别晶圆正反面，实现自动定位补偿。
整体而言，SiC研磨机主要技术难点包括高硬度材料减薄厚度的精确测量及控制，磨削后晶圆表面出现损伤层、微裂纹和残余应力，SiC晶圆减薄后产生比硅晶圆更大的翘曲现象，以及薄晶圆传输中的碎片问题等。
在国产替代上，目前的SiC研磨设备在粗磨方面已经基本满足加工需求，但在细磨方面仍然以国外设备为主，当前已经有更多的中国厂商投入研发，有望改善及提升国产设备的竞争力。
推荐文章
-
2026年4月中旬，PCB（印制电路板）概念突然活跃，广合科技封死涨停，沪电股份、中英科技等纷纷跟涨。引爆这场行情的，是广合科技发布的2026年第一季度业绩预告——公司预计实现归属于上市公司股东的净利润3.8亿元至4亿元，同比增幅高达58.09%至66.41%。这并非孤立事件。就在不久前，PCB龙头沪电股份同样交出了一份惊艳的成绩单：预计一季度归母净利润达11.80亿元至12.60亿元，同比增长54.76%至65.25%，再次刷新公司单季盈利纪录，并直接将股价推上涨停板。沪电股份明确表示，业绩增长源于“受益于高速运算服务器、人工智能等新兴计算场景对印制电路板的结构性需求”。PCB产业的发展史，也是一部全球制造业的迁移史。这个产业最初由欧美主导，2000年前，美、日、欧三大地区合计占据全球超过70%的产值。近二十年来，随着全球电子制造业重心东移，PCB产业链逐渐向中国大陆、中国台湾、韩国等地集中。至2024年，中国大陆的PCB产值已约占全球规模的50%，成为全球最大的PCB制造基地。 如果说过去几十年，PCB更多的是扮演一个标准化... -
2026年的半导体圈，正在上演一场现实版的“抢椅子”游戏。而搅动这场战局的核心变量，正是AI引爆的存储需求。 在这一轮游戏中，光刻机便是这把“椅子”。近日，存储芯片大厂SK海力士宣布将在2027年12月31日前向荷兰ASML采购价值11.95万亿韩元（约79.7亿美元）的极紫外光（EUV）光刻机，旨在应对日益增长的内存芯片需求。该交易已作为正式披露文件提交给韩国监管机构，并成为近年来ASML客户公开的最大一笔EUV光刻机采购订单。 根据预计，SK海力士采购的这些EUV光刻机将主要用于先进DRAM芯片和HBM芯片的生产。主要会部署在两个晶圆厂：一个是SK海力士位于龙仁的新晶圆厂，该晶圆厂计划于2027年2月投产；另一个则是位于清州的M15X工厂，该晶圆厂专门用于生产高带宽内存芯片。 伯恩斯坦公司的分析师戴维·道则预计，SK海力士的这份订单将使得其在两年内新增约30台EUV光刻机。这略高于其之前预测的SK海力士两年内将采购26台EUV光刻机的数量。 无独有偶，存储龙头三星也传出了大举采购光刻机的动作。...
-
先进封装，正成为近日半导体市场的行业热词。一边是光刻机龙头ASML正式把枪口对准先进封装，一边是博通开始出货 3.5D XDSiP 先进封装平台首款 SoC 芯片。 这一系列动作的背后，指向一个清晰的行业共识：摩尔定律步入下半场，单纯依靠制程微缩的路径已然越走越窄。而先进封装，正成为半导体产业未来十年的关键增长极，也是行业核心竞争的全新赛道。 要理解这一变革的必然性，需先穿透先进制程瓶颈下，芯片行业面临的两大核心困局。 01 芯片微缩，走进死胡同 过去半个多世纪，半导体产业的核心叙事始终围绕“晶体管微缩”展开。每一次制程工艺的迭代（从28nm到7nm，再到3nm、2nm），本质都是通过缩小晶体管尺寸，在单一芯片晶圆上集成更多晶体管，从而实现性能提升、功耗降低的“双重红利”。这一逻辑支撑了行业数十年的高速增长，成为芯片产业发展的核心驱动力。 但如今，这条被验证无数次的赛道，已触达不可逾越的天花板。 从物理层面看，当晶体管尺寸逼近原子量级，传统的硅基CMOS技术面临根本性挑战：晶体管栅极漏电问题日益严重...
