国产光刻机公开后，ASML慌了，请求美国放开限制，自由贸易
目前几乎所有的芯片制造技术，均是基于光刻工艺来的。
而光刻工艺中，最重要的设备，就是光刻机。目前全球仅4家厂商，拥有前道光刻机生产能力，分别是荷兰的ASML、日本的佳能、尼康，中国的上海微电子。
不过市场主要被ASML垄断，其份额超过了85%，尼康、佳能又占了15%左右，上海微电子的份额几乎为0。
特别是EUV光刻机，ASML垄断100%，高端浸润式DUV光刻机，ASML垄断95%，另外5%为尼康占领，也就是说，从浸润式DUV光刻机开始，几乎全是ASML说了算。
而为了控制全球芯片市场，美国不允许ASML的光刻机随便卖，特别是EUV光刻机、浸润式DUV光刻机，要销售给谁，需要美国的许可证，美国就是通过这样的办法，来制霸全球，来限制中国芯片产业的发展。
而在这样的情况之下，中国厂商当然不会投降，也是努力的研发自己的光刻机，一旦国产光刻机突破，那么我们就不必依然从国外进口了，国产芯片产业也就再也不受限制，美国的禁令就成废纸了。之前我们的光刻机技术，其分辨率已经达到了90nm，处于干式DUV阶段。而近日，又一台国产光刻机曝光，采用193nm波长光源，分辨率小于等于65nm，套刻精度小于等于8nm，可用于12寸晶圆的制造。这台光刻机，虽然还是干式DUV，没有进入浸润式DUV的阶段，但在所有的干式DUV光刻机中，处于顶级水准了。
按照业界人士的预测，通过多重曝光，也许达不到28nm，但也不会太远了，这意味着中国光刻机，前进了一大步，接下来如果顺利的话，很快就会进入浸润式DUV，甚至是EUV光刻机阶段。
中国是ASML的最大客户，数据显示，2023年，中国从ASML买了600亿元的光刻机，而2024年一、二季度，中国贡献了49%，也是几百亿元。
所以，不仅是对于ASML而言，对于整个荷兰都是如此，一旦中国自研光的光刻机，能够替代ASML的光刻机了，那荷兰和ASML就损失大了。
所以近日，有媒体报道称，荷兰经济事务大臣贝尔亚尔茨访美时，请求美国允许ASML尽量自由的开展业务，意思很明显，就是一些光刻机能够放开限制，让ASML想卖就能卖，别再卡了，特别是针对中国的光刻机禁令，最好放松一些。
事实上，ASML的前CEO温克宁之前就表示过，一旦限制光刻机卖给中国，那么中国只要过几年，什么样的光刻机都能搞出来，如今看来，温克宁的预言，正在成为现实，压力已经给到ASML、荷兰和美国了。
推荐文章
-
2026年的半导体圈，正在上演一场现实版的“抢椅子”游戏。而搅动这场战局的核心变量，正是AI引爆的存储需求。 在这一轮游戏中，光刻机便是这把“椅子”。近日，存储芯片大厂SK海力士宣布将在2027年12月31日前向荷兰ASML采购价值11.95万亿韩元（约79.7亿美元）的极紫外光（EUV）光刻机，旨在应对日益增长的内存芯片需求。该交易已作为正式披露文件提交给韩国监管机构，并成为近年来ASML客户公开的最大一笔EUV光刻机采购订单。 根据预计，SK海力士采购的这些EUV光刻机将主要用于先进DRAM芯片和HBM芯片的生产。主要会部署在两个晶圆厂：一个是SK海力士位于龙仁的新晶圆厂，该晶圆厂计划于2027年2月投产；另一个则是位于清州的M15X工厂，该晶圆厂专门用于生产高带宽内存芯片。 伯恩斯坦公司的分析师戴维·道则预计，SK海力士的这份订单将使得其在两年内新增约30台EUV光刻机。这略高于其之前预测的SK海力士两年内将采购26台EUV光刻机的数量。 无独有偶，存储龙头三星也传出了大举采购光刻机的动作。... -
近期，行业两大巨头台积电与三星电子相继宣布调整其成熟制程产能，特别是逐步缩减乃至关闭部分8英寸（200mm）晶圆产线。台积电已明确通知客户，将优化资源配置，并计划在2027年实现部分8英寸厂区的全面停产。三星电子亦步亦趋，被报道计划于年内关闭位于韩国器兴园区的一座8英寸工厂，以聚焦于12英寸产线。 市场研究机构TrendForce（集邦咨询）预测：2025年全球8英寸晶圆产能预计将首次出现约0.3%的负增长，而到了2026年，在两大龙头持续减产的影响下，产能缩减幅度预计将扩大至2.4%。然而，与产能收缩形成鲜明对比的是，市场却传出了截然不同的信号——部分晶圆代工厂已通知客户，计划在2026年将8英寸代工价格上调5%至20%不等。 巨头转身，新的考量 从经济效益来看，12 英寸（300mm）晶圆对比 8 英寸晶圆，有着难以比拟的成本优势。一片 12 英寸晶圆的面积约为 8 英寸晶圆的 2.25 倍，在相近的制造流程下，能产出更多芯片，大幅降低单位芯片的制造成本。对于追求规模效应和利润最大化的行业巨头来说，把有限的厂房空间、洁净室资源、技术团队乃至能源配额...
-
先进封装，正成为近日半导体市场的行业热词。一边是光刻机龙头ASML正式把枪口对准先进封装，一边是博通开始出货 3.5D XDSiP 先进封装平台首款 SoC 芯片。 这一系列动作的背后，指向一个清晰的行业共识：摩尔定律步入下半场，单纯依靠制程微缩的路径已然越走越窄。而先进封装，正成为半导体产业未来十年的关键增长极，也是行业核心竞争的全新赛道。 要理解这一变革的必然性，需先穿透先进制程瓶颈下，芯片行业面临的两大核心困局。 01 芯片微缩，走进死胡同 过去半个多世纪，半导体产业的核心叙事始终围绕“晶体管微缩”展开。每一次制程工艺的迭代（从28nm到7nm，再到3nm、2nm），本质都是通过缩小晶体管尺寸，在单一芯片晶圆上集成更多晶体管，从而实现性能提升、功耗降低的“双重红利”。这一逻辑支撑了行业数十年的高速增长，成为芯片产业发展的核心驱动力。 但如今，这条被验证无数次的赛道，已触达不可逾越的天花板。 从物理层面看，当晶体管尺寸逼近原子量级，传统的硅基CMOS技术面临根本性挑战：晶体管栅极漏电问题日益严重...
