重磅！华为公布新芯片技术！
沉睡70年的苏联技术,竟被华为唤醒?这一次,芯片行业又要变天了么?
上世纪50年代,苏联科学家曾尝试用三进制(0、1、2)替代传统二进制设计计算机,但因技术局限与历史原因,最终被二进制体系碾压。
然而,华为2025年3月公布的一项专利(CN119652311A),让这一沉寂半个多世纪的芯片技术涅槃重生。
华为的三进制专利早在2023年9月便申请,在今年3月才公之于众。
相比传统计算机基于二进制(以电路的通断(0/1)构建数字世界),华为的三进制设计引入了“无电荷”或“中间态”,数学上可表达为-1、0、1的对称体系。
单从逻辑复杂度看,三进制单变量函数从二进制的16种跃升至27种,这意味着相同算力任务下,三进制芯片的晶体管数量可减少30%,能耗仅为传统芯片的33%。
简而言之其核心在于实现了三进制逻辑值的“加减1”操作,并通过优化电路设计,将理论转化为可量产的芯片技术。
此前韩国蔚山科学技术大学团队曾在2019年验证三进制半导体的节能潜力,三星亦跟进研发,但华为此次专利首次将三进制逻辑门与计算电路、芯片封装全链路打通,为商业化铺平道路。
传统二进制芯片需依赖复杂的晶体管组合表达逻辑状态,而三进制凭借天然的多态优势,能以更简洁的电路完成同等计算量。
这种优势一方面直击当下芯片行业痛点:更少晶体管意味着更小芯片面积、更低制造成本,而能耗降低对AI、物联网等场景意义重大。
另外一方面,其真正的价值,在于其处理不确定性问题的潜力。
现实世界中,人类决策常介于“是”与“否”之间,而传统二进制芯片的“非黑即白”逻辑难以模拟这种复杂性。
华为专利中“中间态”的引入,恰似为机器注入“灰度思考”能力,使其在自动驾驶、医疗诊断等场景中更接近人类判断且减少更多处理时间。
三进制逻辑门的意义并非“弯道超车”,而是为芯片设计开辟新维度。业内分析指出,三进制若在边缘计算、低功耗AI芯片领域率先落地,或催生新一代计算架构。
如今华为从编译算子优化到物理层协议革新,已公开26项AI领域专利,技术布局覆盖模型量化、数据处理、算力调度全链条,三进制技术或将成为其构建生态壁垒的又一关键节点。
推荐文章
-
一边是赚得盆满钵满的芯片巨头，一边却是连年被迫降价的本土供应商——韩国半导体产业正在上演一出令人费解的“冰火两重天”。 2026年初，全球半导体产业在人工智能需求的推动下呈现出显著的增长态势。韩国两大存储芯片制造商三星电子与SK海力士均公布了创纪录的财务数据。行业数据显示，三星电子2026年第一季度营业利润预计达到57.2万亿韩元，同比增长755%，超过其2025年全年的营业利润总和。SK海力士在2025年实现了47.2万亿韩元的营业利润，同比增长101.2%，并在年度利润上首次超越了三星电子。韩国3月半导体出口额同比上升151.4%，达到328.3亿美元，推动韩国整体出口创下861.3亿美元的历史新高，为近40年来最快增速。 然而，在下游芯片制造商利润大幅增长、整个行业似乎都在享受AI红利的同时，韩国本土的半导体材料与组件供应商却面临着截然不同的市场处境。据行业媒体披露，三星和SK海力士在完成2026年第一季度的供应商谈判后，广泛下调了存储相关材料和组件的采购价格，这是韩国上游供应商连续第二年面临降价压力。2025年初，部分供应... -
近期，行业两大巨头台积电与三星电子相继宣布调整其成熟制程产能，特别是逐步缩减乃至关闭部分8英寸（200mm）晶圆产线。台积电已明确通知客户，将优化资源配置，并计划在2027年实现部分8英寸厂区的全面停产。三星电子亦步亦趋，被报道计划于年内关闭位于韩国器兴园区的一座8英寸工厂，以聚焦于12英寸产线。 市场研究机构TrendForce（集邦咨询）预测：2025年全球8英寸晶圆产能预计将首次出现约0.3%的负增长，而到了2026年，在两大龙头持续减产的影响下，产能缩减幅度预计将扩大至2.4%。然而，与产能收缩形成鲜明对比的是，市场却传出了截然不同的信号——部分晶圆代工厂已通知客户，计划在2026年将8英寸代工价格上调5%至20%不等。 巨头转身，新的考量 从经济效益来看，12 英寸（300mm）晶圆对比 8 英寸晶圆，有着难以比拟的成本优势。一片 12 英寸晶圆的面积约为 8 英寸晶圆的 2.25 倍，在相近的制造流程下，能产出更多芯片，大幅降低单位芯片的制造成本。对于追求规模效应和利润最大化的行业巨头来说，把有限的厂房空间、洁净室资源、技术团队乃至能源配额...
-
先进封装，正成为近日半导体市场的行业热词。一边是光刻机龙头ASML正式把枪口对准先进封装，一边是博通开始出货 3.5D XDSiP 先进封装平台首款 SoC 芯片。 这一系列动作的背后，指向一个清晰的行业共识：摩尔定律步入下半场，单纯依靠制程微缩的路径已然越走越窄。而先进封装，正成为半导体产业未来十年的关键增长极，也是行业核心竞争的全新赛道。 要理解这一变革的必然性，需先穿透先进制程瓶颈下，芯片行业面临的两大核心困局。 01 芯片微缩，走进死胡同 过去半个多世纪，半导体产业的核心叙事始终围绕“晶体管微缩”展开。每一次制程工艺的迭代（从28nm到7nm，再到3nm、2nm），本质都是通过缩小晶体管尺寸，在单一芯片晶圆上集成更多晶体管，从而实现性能提升、功耗降低的“双重红利”。这一逻辑支撑了行业数十年的高速增长，成为芯片产业发展的核心驱动力。 但如今，这条被验证无数次的赛道，已触达不可逾越的天花板。 从物理层面看，当晶体管尺寸逼近原子量级，传统的硅基CMOS技术面临根本性挑战：晶体管栅极漏电问题日益严重...
