0.6nm精度!国产“羲之”光刻机出炉!
羲之,中国的“纳米神笔”
8月14日消息,据《杭州日报》报道,全国首台国产商业电子束光刻机“羲之”,进入应用测试阶段,并正式投入市场。
从报道内容来看,该设备是由浙大余杭量子研究院依托浙江省重点实验室自主研发,其精度高达0.6纳米(相当于人类头发丝直径的十万分之一)、线宽8纳米,性能可比肩国际主流设备。
先从芯片行业角度来看,电子束光刻机,作为一种利用高能电子束在硅基材料上直接绘制纳米级电路的设备,是目前研发量子芯片和新型半导体的核心装备。
而国产“羲之”光刻机的的独特优势在于,其无需掩膜版(传统光刻工艺中,电路模板是不可或缺的),可直接通过电子束灵活“书写”电路,研发团队比喻其为“能在头发丝上雕刻整座城市地图的纳米神笔”。
芯片研发初期,需要反复调试需求以达到理想中的电路特性,而“羲之”无需掩膜版的特性让调试变得更为简单,从而大幅缩短设计周期。另外,该设备除了投入实际测试,也正式投入市场,意味其并非“纸上谈芯”,而是切切实实从背后的实验室走向了商业化的台前。
其命名角也颇具中国风。“羲之”,顾名思义,灵感源自我国东晋时期最出名的书法家,王羲之。
王羲之的书法字向来以“刚柔并济”“结构多变”“章法自然”出名,既有气势磅礴的大字,也有精致灵动的小字,字与字、行与行之间错落有致的同时,却能行气贯通,浑然天成。
而这和“羲之”的“精密”“灵巧”如出一辙。
从整个芯片产业链角度来看,此前,中国科学技术大学、之江实验室等顶尖机构因国际出口管制无法采购同类设备,严重制约国内量子技术研发。
“羲之”的商用化填补了这一空白,且定价低于国际市场均价。目前,已有多家企业和科研机构开始接洽。
羲之的出现,打破此类高端装备长期受国际出口管制的困局,用中国的“纳米神笔”,为量子芯片,刻下中国印记,推动国产高端芯片研发链条的自主可控。
近期,像“羲之”一样,越来越多半导体设备迈出国产化、商用化,中国高端芯片研发的“工具困局”,也正迎来一个又一个的破冰时刻。
推荐文章
-
近期,行业两大巨头台积电与三星电子相继宣布调整其成熟制程产能,特别是逐步缩减乃至关闭部分8英寸(200mm)晶圆产线。台积电已明确通知客户,将优化资源配置,并计划在2027年实现部分8英寸厂区的全面停产。三星电子亦步亦趋,被报道计划于年内关闭位于韩国器兴园区的一座8英寸工厂,以聚焦于12英寸产线。 市场研究机构TrendForce(集邦咨询)预测:2025年全球8英寸晶圆产能预计将首次出现约0.3%的负增长,而到了2026年,在两大龙头持续减产的影响下,产能缩减幅度预计将扩大至2.4%。然而,与产能收缩形成鲜明对比的是,市场却传出了截然不同的信号——部分晶圆代工厂已通知客户,计划在2026年将8英寸代工价格上调5%至20%不等。 巨头转身,新的考量 从经济效益来看,12 英寸(300mm)晶圆对比 8 英寸晶圆,有着难以比拟的成本优势。一片 12 英寸晶圆的面积约为 8 英寸晶圆的 2.25 倍,在相近的制造流程下,能产出更多芯片,大幅降低单位芯片的制造成本。对于追求规模效应和利润最大化的行业巨头来说,把有限的厂房空间、洁净室资源、技术团队乃至能源配额...
-
芝能智芯出品 2025年下半年,围绕安世半导体控制权与供应链的博弈,让全球汽车产业对供应链的问题感受深刻,上游芯片供应被地缘影响,“全球化最优分工”可以在几周内失效。 现在安世中国子全面切换国产晶圆供应链,本土晶圆厂接棒车规级IGBT与MOSFET生产,中国功率半导体越来越完整了。 Part 1安世中国切换国产供应链 安世中国自2026年起IGBT晶圆全面切换国产供应链,是功率半导体本土化进程中的一个标志性事件。 安世半导体是从荷兰发展起来的,20世纪50年代,飞利浦在奈梅亨布局半导体; 2006年半导体业务独立成恩智浦; 2017年,恩智浦又把标准产品事业部剥离出来,成立安世半导体,专注分立器件、MOSFET、IGBT 等功率半导体。 2018—2020年,闻泰科技分三步合计投入约338亿元实现100%控股,并把东莞基地扩建成年产能750亿颗的核心制造中心,欧洲的技术平台叠加中国的产能与市场,也是一种互惠互利的发展模式。 但2025年9月之后,荷兰政府发布部长令,冻结资产、限制投票权、暂停中国籍CEO职务,随后在10月切断对东莞的...
-
先进封装,正成为近日半导体市场的行业热词。一边是光刻机龙头ASML正式把枪口对准先进封装,一边是博通开始出货 3.5D XDSiP 先进封装平台首款 SoC 芯片。 这一系列动作的背后,指向一个清晰的行业共识:摩尔定律步入下半场,单纯依靠制程微缩的路径已然越走越窄。而先进封装,正成为半导体产业未来十年的关键增长极,也是行业核心竞争的全新赛道。 要理解这一变革的必然性,需先穿透先进制程瓶颈下,芯片行业面临的两大核心困局。 01 芯片微缩,走进死胡同 过去半个多世纪,半导体产业的核心叙事始终围绕“晶体管微缩”展开。每一次制程工艺的迭代(从28nm到7nm,再到3nm、2nm),本质都是通过缩小晶体管尺寸,在单一芯片晶圆上集成更多晶体管,从而实现性能提升、功耗降低的“双重红利”。这一逻辑支撑了行业数十年的高速增长,成为芯片产业发展的核心驱动力。 但如今,这条被验证无数次的赛道,已触达不可逾越的天花板。 从物理层面看,当晶体管尺寸逼近原子量级,传统的硅基CMOS技术面临根本性挑战:晶体管栅极漏电问题日益严重...
