光刻机之王最新财报，证实了存储的新周期
北京时间10月15日午后，荷兰光刻机之王阿斯麦（ASML）披露了第三季度财报，营业收入录得75.16亿欧元，处于二季度指引的低位区间，略低于行业一致性预期，差距不大。每股收益5.49欧元，略高于预期的5.33欧元，主要得益于费用略低于指引的区间。
整体来看财报表现中规中矩，如果以行业惯性ArFi产品（浸润式光刻机，DUV系列）24个月和EUV18个月的交付周期来看，三季度正好处于23Q3和24Q1的预定周期内，而23Q4和24Q2相对业绩高点需要下个季度兑现。管理层指引较二季度相对乐观，预计四季度营收92亿至98亿欧元之间，毛利率在51%-53%之间，全年整体增速维持在15%。
在二季度主动调低指引后（一季度指引上限全年增速约为24%），三季度维持了二季度的全年展望，同时管理层透露了好坏各一个消息：
·好消息：AI资本开支预期持续性明显要更好，这一点可以从新订单看出，三季度Net bookings达到了54亿欧，虽然环比微降，但要明显高于行业预期的49.7亿欧，以及小摩给出的39.2亿欧的指引。其中存储类新订单明显增长。·坏消息：管理层明确表明了2026财年，中国客户的需求将从高基数水平明显回落。当然这也在市场预期内，风险相对可控。
三季度ASML的新订单额达到了54亿欧元，高于市场预期49.7亿欧。
此前市场预期主要是顾虑中国市场火热情绪会逐渐降温，囤货节奏将步入尾声，并且关税影响下，无论是EUV生产材料稀土，还是市场需求都会遭受打击，因此下调了短周期内的预期。
但是显然AI的资本开支驱动力还是要高于市场的乐观预期，尤其是存储行业近半年以来惊人的表现：
此前小摩透露了三星平泽P4 工厂采购设备的订单被推迟，随着P4竣工和存储芯片的回暖，预期能够在新周期持续释放产能，可能对于ASML来说是一个利好消息。
推荐文章
-
近期，行业两大巨头台积电与三星电子相继宣布调整其成熟制程产能，特别是逐步缩减乃至关闭部分8英寸（200mm）晶圆产线。台积电已明确通知客户，将优化资源配置，并计划在2027年实现部分8英寸厂区的全面停产。三星电子亦步亦趋，被报道计划于年内关闭位于韩国器兴园区的一座8英寸工厂，以聚焦于12英寸产线。 市场研究机构TrendForce（集邦咨询）预测：2025年全球8英寸晶圆产能预计将首次出现约0.3%的负增长，而到了2026年，在两大龙头持续减产的影响下，产能缩减幅度预计将扩大至2.4%。然而，与产能收缩形成鲜明对比的是，市场却传出了截然不同的信号——部分晶圆代工厂已通知客户，计划在2026年将8英寸代工价格上调5%至20%不等。 巨头转身，新的考量 从经济效益来看，12 英寸（300mm）晶圆对比 8 英寸晶圆，有着难以比拟的成本优势。一片 12 英寸晶圆的面积约为 8 英寸晶圆的 2.25 倍，在相近的制造流程下，能产出更多芯片，大幅降低单位芯片的制造成本。对于追求规模效应和利润最大化的行业巨头来说，把有限的厂房空间、洁净室资源、技术团队乃至能源配额... -
芝能智芯出品 2025年下半年，围绕安世半导体控制权与供应链的博弈，让全球汽车产业对供应链的问题感受深刻，上游芯片供应被地缘影响，“全球化最优分工”可以在几周内失效。 现在安世中国子全面切换国产晶圆供应链，本土晶圆厂接棒车规级IGBT与MOSFET生产，中国功率半导体越来越完整了。 Part 1安世中国切换国产供应链 安世中国自2026年起IGBT晶圆全面切换国产供应链，是功率半导体本土化进程中的一个标志性事件。 安世半导体是从荷兰发展起来的，20世纪50年代，飞利浦在奈梅亨布局半导体； 2006年半导体业务独立成恩智浦； 2017年，恩智浦又把标准产品事业部剥离出来，成立安世半导体，专注分立器件、MOSFET、IGBT 等功率半导体。 2018—2020年，闻泰科技分三步合计投入约338亿元实现100%控股，并把东莞基地扩建成年产能750亿颗的核心制造中心，欧洲的技术平台叠加中国的产能与市场，也是一种互惠互利的发展模式。 但2025年9月之后，荷兰政府发布部长令，冻结资产、限制投票权、暂停中国籍CEO职务，随后在10月切断对东莞的...
-
先进封装，正成为近日半导体市场的行业热词。一边是光刻机龙头ASML正式把枪口对准先进封装，一边是博通开始出货 3.5D XDSiP 先进封装平台首款 SoC 芯片。 这一系列动作的背后，指向一个清晰的行业共识：摩尔定律步入下半场，单纯依靠制程微缩的路径已然越走越窄。而先进封装，正成为半导体产业未来十年的关键增长极，也是行业核心竞争的全新赛道。 要理解这一变革的必然性，需先穿透先进制程瓶颈下，芯片行业面临的两大核心困局。 01 芯片微缩，走进死胡同 过去半个多世纪，半导体产业的核心叙事始终围绕“晶体管微缩”展开。每一次制程工艺的迭代（从28nm到7nm，再到3nm、2nm），本质都是通过缩小晶体管尺寸，在单一芯片晶圆上集成更多晶体管，从而实现性能提升、功耗降低的“双重红利”。这一逻辑支撑了行业数十年的高速增长，成为芯片产业发展的核心驱动力。 但如今，这条被验证无数次的赛道，已触达不可逾越的天花板。 从物理层面看，当晶体管尺寸逼近原子量级，传统的硅基CMOS技术面临根本性挑战：晶体管栅极漏电问题日益严重...
