中国4纳米芯片正式商用，自研芯片有了新希望，美国挡不住了
日前中国超级计算机研究中心（NSCC）表示已实现了中国首个4纳米芯片的封装，并已将芯片应用于计算机集群中，这意味着中国在芯片封装技术方面再进一步，将为中国解决芯片性能开辟一条新道路。
先进封装技术得到重视，在于当下先进工艺的发展已逐渐达到瓶颈。台积电和三星都在去年宣布量产3纳米工艺，然而三星的3纳米工艺被指良率极低，只有10%-20%左右，超低的良率导致成本高企，至今不知三星的3纳米工艺客户到底是谁。台积电也在去年底宣布量产3纳米工艺，但是预计该工艺的客户只有苹果，并且苹果到6月份才开始采用该工艺生产A17处理器，在以往台积电一旦量产先进工艺，苹果等客户就立即采用，这次3纳米工艺却延迟了半年时间，业界人士认为是苹果不满台积电3纳米工艺性能提升有限、成本过高，迫使台积电改良至第二代3纳米工艺N3E才采用。研发先进工艺遇阻，Intel、台积电等诸多芯片企业就联合开发另一种提升芯片性能的办法，那就是小芯片技术，小芯片简称为chiplet技术，该项技术可以利用现有的芯片工艺，提升芯片性能。
chiplet技术其实有两种，一种是将同种工艺的同类芯片封装在一起，如苹果的M1 Pro MAX就是将两枚M1用特殊方式联结在一起大幅提升性能，另一种则是将不同工艺的芯片封装在一起，通过减少诸多芯片之间沟通时间来实现整体性能的提升。
中国最大的封装企业长电科技研发的4纳米chiplet封装技术达到了全球领先水平，它可以将多种不同工艺的芯片封装在一起达到领先的性能，最大封装面积达到1500平方毫米，可以满足国内多个行业对先进芯片的性能需求。
为了加速中国在先进封装技术方面的发展，中国联合60多家国内企业，对相关产品的数据传输速率、接口等技术指标都做出了规范，发布了中国自己的Cliplet技术标准。结合我国所拥有的诸多先进封技术企业，在chiplet技术方面具有很强的自主性和领先优势，全球前十大封装企业有七家是中国企业，而中国大陆更是拥有三家封装企业，美国仅有一家封装企业。
推荐文章
-
2026年4月中旬，PCB（印制电路板）概念突然活跃，广合科技封死涨停，沪电股份、中英科技等纷纷跟涨。引爆这场行情的，是广合科技发布的2026年第一季度业绩预告——公司预计实现归属于上市公司股东的净利润3.8亿元至4亿元，同比增幅高达58.09%至66.41%。这并非孤立事件。就在不久前，PCB龙头沪电股份同样交出了一份惊艳的成绩单：预计一季度归母净利润达11.80亿元至12.60亿元，同比增长54.76%至65.25%，再次刷新公司单季盈利纪录，并直接将股价推上涨停板。沪电股份明确表示，业绩增长源于“受益于高速运算服务器、人工智能等新兴计算场景对印制电路板的结构性需求”。PCB产业的发展史，也是一部全球制造业的迁移史。这个产业最初由欧美主导，2000年前，美、日、欧三大地区合计占据全球超过70%的产值。近二十年来，随着全球电子制造业重心东移，PCB产业链逐渐向中国大陆、中国台湾、韩国等地集中。至2024年，中国大陆的PCB产值已约占全球规模的50%，成为全球最大的PCB制造基地。 如果说过去几十年，PCB更多的是扮演一个标准化... -
2026年的半导体圈，正在上演一场现实版的“抢椅子”游戏。而搅动这场战局的核心变量，正是AI引爆的存储需求。 在这一轮游戏中，光刻机便是这把“椅子”。近日，存储芯片大厂SK海力士宣布将在2027年12月31日前向荷兰ASML采购价值11.95万亿韩元（约79.7亿美元）的极紫外光（EUV）光刻机，旨在应对日益增长的内存芯片需求。该交易已作为正式披露文件提交给韩国监管机构，并成为近年来ASML客户公开的最大一笔EUV光刻机采购订单。 根据预计，SK海力士采购的这些EUV光刻机将主要用于先进DRAM芯片和HBM芯片的生产。主要会部署在两个晶圆厂：一个是SK海力士位于龙仁的新晶圆厂，该晶圆厂计划于2027年2月投产；另一个则是位于清州的M15X工厂，该晶圆厂专门用于生产高带宽内存芯片。 伯恩斯坦公司的分析师戴维·道则预计，SK海力士的这份订单将使得其在两年内新增约30台EUV光刻机。这略高于其之前预测的SK海力士两年内将采购26台EUV光刻机的数量。 无独有偶，存储龙头三星也传出了大举采购光刻机的动作。...
-
先进封装，正成为近日半导体市场的行业热词。一边是光刻机龙头ASML正式把枪口对准先进封装，一边是博通开始出货 3.5D XDSiP 先进封装平台首款 SoC 芯片。 这一系列动作的背后，指向一个清晰的行业共识：摩尔定律步入下半场，单纯依靠制程微缩的路径已然越走越窄。而先进封装，正成为半导体产业未来十年的关键增长极，也是行业核心竞争的全新赛道。 要理解这一变革的必然性，需先穿透先进制程瓶颈下，芯片行业面临的两大核心困局。 01 芯片微缩，走进死胡同 过去半个多世纪，半导体产业的核心叙事始终围绕“晶体管微缩”展开。每一次制程工艺的迭代（从28nm到7nm，再到3nm、2nm），本质都是通过缩小晶体管尺寸，在单一芯片晶圆上集成更多晶体管，从而实现性能提升、功耗降低的“双重红利”。这一逻辑支撑了行业数十年的高速增长，成为芯片产业发展的核心驱动力。 但如今，这条被验证无数次的赛道，已触达不可逾越的天花板。 从物理层面看，当晶体管尺寸逼近原子量级，传统的硅基CMOS技术面临根本性挑战：晶体管栅极漏电问题日益严重...
