中国4纳米芯片正式商用，自研芯片有了新希望，美国挡不住了
日前中国超级计算机研究中心（NSCC）表示已实现了中国首个4纳米芯片的封装，并已将芯片应用于计算机集群中，这意味着中国在芯片封装技术方面再进一步，将为中国解决芯片性能开辟一条新道路。
先进封装技术得到重视，在于当下先进工艺的发展已逐渐达到瓶颈。台积电和三星都在去年宣布量产3纳米工艺，然而三星的3纳米工艺被指良率极低，只有10%-20%左右，超低的良率导致成本高企，至今不知三星的3纳米工艺客户到底是谁。台积电也在去年底宣布量产3纳米工艺，但是预计该工艺的客户只有苹果，并且苹果到6月份才开始采用该工艺生产A17处理器，在以往台积电一旦量产先进工艺，苹果等客户就立即采用，这次3纳米工艺却延迟了半年时间，业界人士认为是苹果不满台积电3纳米工艺性能提升有限、成本过高，迫使台积电改良至第二代3纳米工艺N3E才采用。研发先进工艺遇阻，Intel、台积电等诸多芯片企业就联合开发另一种提升芯片性能的办法，那就是小芯片技术，小芯片简称为chiplet技术，该项技术可以利用现有的芯片工艺，提升芯片性能。
chiplet技术其实有两种，一种是将同种工艺的同类芯片封装在一起，如苹果的M1 Pro MAX就是将两枚M1用特殊方式联结在一起大幅提升性能，另一种则是将不同工艺的芯片封装在一起，通过减少诸多芯片之间沟通时间来实现整体性能的提升。
中国最大的封装企业长电科技研发的4纳米chiplet封装技术达到了全球领先水平，它可以将多种不同工艺的芯片封装在一起达到领先的性能，最大封装面积达到1500平方毫米，可以满足国内多个行业对先进芯片的性能需求。
为了加速中国在先进封装技术方面的发展，中国联合60多家国内企业，对相关产品的数据传输速率、接口等技术指标都做出了规范，发布了中国自己的Cliplet技术标准。结合我国所拥有的诸多先进封技术企业，在chiplet技术方面具有很强的自主性和领先优势，全球前十大封装企业有七家是中国企业，而中国大陆更是拥有三家封装企业，美国仅有一家封装企业。
推荐文章
-
一边是赚得盆满钵满的芯片巨头，一边却是连年被迫降价的本土供应商——韩国半导体产业正在上演一出令人费解的“冰火两重天”。 2026年初，全球半导体产业在人工智能需求的推动下呈现出显著的增长态势。韩国两大存储芯片制造商三星电子与SK海力士均公布了创纪录的财务数据。行业数据显示，三星电子2026年第一季度营业利润预计达到57.2万亿韩元，同比增长755%，超过其2025年全年的营业利润总和。SK海力士在2025年实现了47.2万亿韩元的营业利润，同比增长101.2%，并在年度利润上首次超越了三星电子。韩国3月半导体出口额同比上升151.4%，达到328.3亿美元，推动韩国整体出口创下861.3亿美元的历史新高，为近40年来最快增速。 然而，在下游芯片制造商利润大幅增长、整个行业似乎都在享受AI红利的同时，韩国本土的半导体材料与组件供应商却面临着截然不同的市场处境。据行业媒体披露，三星和SK海力士在完成2026年第一季度的供应商谈判后，广泛下调了存储相关材料和组件的采购价格，这是韩国上游供应商连续第二年面临降价压力。2025年初，部分供应... -
近期，行业两大巨头台积电与三星电子相继宣布调整其成熟制程产能，特别是逐步缩减乃至关闭部分8英寸（200mm）晶圆产线。台积电已明确通知客户，将优化资源配置，并计划在2027年实现部分8英寸厂区的全面停产。三星电子亦步亦趋，被报道计划于年内关闭位于韩国器兴园区的一座8英寸工厂，以聚焦于12英寸产线。 市场研究机构TrendForce（集邦咨询）预测：2025年全球8英寸晶圆产能预计将首次出现约0.3%的负增长，而到了2026年，在两大龙头持续减产的影响下，产能缩减幅度预计将扩大至2.4%。然而，与产能收缩形成鲜明对比的是，市场却传出了截然不同的信号——部分晶圆代工厂已通知客户，计划在2026年将8英寸代工价格上调5%至20%不等。 巨头转身，新的考量 从经济效益来看，12 英寸（300mm）晶圆对比 8 英寸晶圆，有着难以比拟的成本优势。一片 12 英寸晶圆的面积约为 8 英寸晶圆的 2.25 倍，在相近的制造流程下，能产出更多芯片，大幅降低单位芯片的制造成本。对于追求规模效应和利润最大化的行业巨头来说，把有限的厂房空间、洁净室资源、技术团队乃至能源配额...
-
先进封装，正成为近日半导体市场的行业热词。一边是光刻机龙头ASML正式把枪口对准先进封装，一边是博通开始出货 3.5D XDSiP 先进封装平台首款 SoC 芯片。 这一系列动作的背后，指向一个清晰的行业共识：摩尔定律步入下半场，单纯依靠制程微缩的路径已然越走越窄。而先进封装，正成为半导体产业未来十年的关键增长极，也是行业核心竞争的全新赛道。 要理解这一变革的必然性，需先穿透先进制程瓶颈下，芯片行业面临的两大核心困局。 01 芯片微缩，走进死胡同 过去半个多世纪，半导体产业的核心叙事始终围绕“晶体管微缩”展开。每一次制程工艺的迭代（从28nm到7nm，再到3nm、2nm），本质都是通过缩小晶体管尺寸，在单一芯片晶圆上集成更多晶体管，从而实现性能提升、功耗降低的“双重红利”。这一逻辑支撑了行业数十年的高速增长，成为芯片产业发展的核心驱动力。 但如今，这条被验证无数次的赛道，已触达不可逾越的天花板。 从物理层面看，当晶体管尺寸逼近原子量级，传统的硅基CMOS技术面临根本性挑战：晶体管栅极漏电问题日益严重...
