用创新粘接半导体，汉高带来先进封装、车规芯片等全新解决方案
近期，在2023上海半导体展上，半导体封装材料专家——汉高带来了众多创新技术和方案，包括车规级解决方案、高导热芯片粘接解决方案、芯片粘接膜解决方案和先进封装解决方案等，OFweek维科网有幸采访了汉高粘合剂电子事业部半导体全球市场总监Ram Trichur以及汉高粘合剂电子事业部亚太地区技术负责人倪克钒博士，针对展品、技术、未来发展趋势及规划，展示汉高的前瞻布局和判断。
作为一家有140多年历史的公司，汉高的粘合剂技术已经运用汽车、包装、运动与时尚等多个行业。针对电子行业，已经涵盖包括半导体封装、模组制造、电路板组装、终端设备等多个环节，拥有较为全面的解决方案。
全方位解决方案，助力先进封装
为充分助力半导体产业发展，汉高针对产业中下游，都提供了不同的配套解决方案，除了传统打线封装的导电粘接胶，更是创新研发出针对先进封装、高导热应用的新材料、新技术，并与客户充分合作，满足市场需求。
基于原有的技术实力和实践积累，汉高在先进封装领域提供的解决方案主要包含三大优势。
一方面，针对底部填充，汉高的解决方案足以匹配行业先进的芯片制程工艺，可以精细到5纳米甚至3纳米，此外，针对流动速度的需求，汉高实现了比行业高30％的速度，可以有效提高生产效率、降低生产成本，充分考虑到了用户需求。
此外，晶圆包封材料虽有液态压缩成型和印刷成型的不同工艺，但汉高创新研发的液态包封胶材料，可以最大限度的减少翘曲情况的发生。以12英寸的晶圆为例，翘曲可以实现小于1毫米，能够帮助客户有效提升良率。
最后在盖板粘接和加强圈粘接环节，以导电胶（ECA）为例，汉高几乎覆盖了行业所需的各类产品组合，针对不同的FC－BGA甚至不同先进封装的架构，汉高都可以提供强势的解决方案。
针对目前先进封测没有统一标准、设计格式及工艺框线的情况，汉高也依托不断创新的配方技术、填料技术等，与客户充分沟通，提供定制化产品和服务。
推荐文章
-
2026年的半导体圈，正在上演一场现实版的“抢椅子”游戏。而搅动这场战局的核心变量，正是AI引爆的存储需求。 在这一轮游戏中，光刻机便是这把“椅子”。近日，存储芯片大厂SK海力士宣布将在2027年12月31日前向荷兰ASML采购价值11.95万亿韩元（约79.7亿美元）的极紫外光（EUV）光刻机，旨在应对日益增长的内存芯片需求。该交易已作为正式披露文件提交给韩国监管机构，并成为近年来ASML客户公开的最大一笔EUV光刻机采购订单。 根据预计，SK海力士采购的这些EUV光刻机将主要用于先进DRAM芯片和HBM芯片的生产。主要会部署在两个晶圆厂：一个是SK海力士位于龙仁的新晶圆厂，该晶圆厂计划于2027年2月投产；另一个则是位于清州的M15X工厂，该晶圆厂专门用于生产高带宽内存芯片。 伯恩斯坦公司的分析师戴维·道则预计，SK海力士的这份订单将使得其在两年内新增约30台EUV光刻机。这略高于其之前预测的SK海力士两年内将采购26台EUV光刻机的数量。 无独有偶，存储龙头三星也传出了大举采购光刻机的动作。... -
近期，行业两大巨头台积电与三星电子相继宣布调整其成熟制程产能，特别是逐步缩减乃至关闭部分8英寸（200mm）晶圆产线。台积电已明确通知客户，将优化资源配置，并计划在2027年实现部分8英寸厂区的全面停产。三星电子亦步亦趋，被报道计划于年内关闭位于韩国器兴园区的一座8英寸工厂，以聚焦于12英寸产线。 市场研究机构TrendForce（集邦咨询）预测：2025年全球8英寸晶圆产能预计将首次出现约0.3%的负增长，而到了2026年，在两大龙头持续减产的影响下，产能缩减幅度预计将扩大至2.4%。然而，与产能收缩形成鲜明对比的是，市场却传出了截然不同的信号——部分晶圆代工厂已通知客户，计划在2026年将8英寸代工价格上调5%至20%不等。 巨头转身，新的考量 从经济效益来看，12 英寸（300mm）晶圆对比 8 英寸晶圆，有着难以比拟的成本优势。一片 12 英寸晶圆的面积约为 8 英寸晶圆的 2.25 倍，在相近的制造流程下，能产出更多芯片，大幅降低单位芯片的制造成本。对于追求规模效应和利润最大化的行业巨头来说，把有限的厂房空间、洁净室资源、技术团队乃至能源配额...
-
先进封装，正成为近日半导体市场的行业热词。一边是光刻机龙头ASML正式把枪口对准先进封装，一边是博通开始出货 3.5D XDSiP 先进封装平台首款 SoC 芯片。 这一系列动作的背后，指向一个清晰的行业共识：摩尔定律步入下半场，单纯依靠制程微缩的路径已然越走越窄。而先进封装，正成为半导体产业未来十年的关键增长极，也是行业核心竞争的全新赛道。 要理解这一变革的必然性，需先穿透先进制程瓶颈下，芯片行业面临的两大核心困局。 01 芯片微缩，走进死胡同 过去半个多世纪，半导体产业的核心叙事始终围绕“晶体管微缩”展开。每一次制程工艺的迭代（从28nm到7nm，再到3nm、2nm），本质都是通过缩小晶体管尺寸，在单一芯片晶圆上集成更多晶体管，从而实现性能提升、功耗降低的“双重红利”。这一逻辑支撑了行业数十年的高速增长，成为芯片产业发展的核心驱动力。 但如今，这条被验证无数次的赛道，已触达不可逾越的天花板。 从物理层面看，当晶体管尺寸逼近原子量级，传统的硅基CMOS技术面临根本性挑战：晶体管栅极漏电问题日益严重...
