中国芯片加速5纳米量产，以现有设备实现先进工艺的突破
据了解北京一家企业正在研发一种利用现有光刻机生产5纳米工艺的技术，预计很快就能实现量产，该工艺的核心技术是自对准四重图案化（SAQP）技术，类似技术曾被台积电用于7纳米，Intel也曾试图利用该项技术。
Intel是最早考虑多重曝光技术的，2014年它就已量产14纳米工艺，2016年ASML还没量产EUV光刻机，Intel就试图利用DUV光刻机辅以多重曝光技术，提升晶体管密度，研发自己的10纳米工艺，结果Intel玩砸了，EUV光刻机量产后，Intel都未量产10纳米，又推倒重来采用EUV光刻机生产10纳米。
台积电的7纳米工艺就采用了DUV光刻机生产，如此做是为了尽快量产7纳米，并确保7纳米工艺的量产；当时三星却率先采用了EUV光刻机生产7纳米，结果是台积电用DUV光刻机生产的7纳米良率更高，在吃透了7纳米技术之后，台积电再用EUV光刻机生产7纳米，提升7纳米技术的性能。
Intel的10纳米被认为与台积电和三星的7纳米相当，这也是业界质疑台积电和三星玩数字游戏的原因，而台积电的10纳米工艺几乎是昙花一现，7纳米量产后，10纳米几乎被舍弃，芯片企业要么采用16纳米，要么直接用7纳米，可以说台积电的10纳米工艺就是一种过渡工艺。
如今这项多重曝光技术得到中国芯片行业的青睐，则在于中国芯片行业难以得到EUV光刻机，选择多重曝光技术实属无奈，但是如果采用这项技术实现5纳米工艺，对于中国芯片行业来说则是重大突破。
由于众所周知的因素所影响，中国的手机芯片、AI芯片等等都无法由台积电以先进的5纳米工艺生产，这对中国芯片行业影响巨大，毕竟更先进的工艺可以带来更强的性能和更低的功耗，增强芯片竞争力。
中国芯片研发的SAQP技术也有弊端，那就是多曝光一次，芯片的良率就会进一步下降，成本上升，不过在当前环境下，实现先进工艺的量产，对于国产芯片来说那是0与1的关系，只要能量产，那么对于中国芯片来说就具有重要意义。
推荐文章
-
一边是赚得盆满钵满的芯片巨头，一边却是连年被迫降价的本土供应商——韩国半导体产业正在上演一出令人费解的“冰火两重天”。 2026年初，全球半导体产业在人工智能需求的推动下呈现出显著的增长态势。韩国两大存储芯片制造商三星电子与SK海力士均公布了创纪录的财务数据。行业数据显示，三星电子2026年第一季度营业利润预计达到57.2万亿韩元，同比增长755%，超过其2025年全年的营业利润总和。SK海力士在2025年实现了47.2万亿韩元的营业利润，同比增长101.2%，并在年度利润上首次超越了三星电子。韩国3月半导体出口额同比上升151.4%，达到328.3亿美元，推动韩国整体出口创下861.3亿美元的历史新高，为近40年来最快增速。 然而，在下游芯片制造商利润大幅增长、整个行业似乎都在享受AI红利的同时，韩国本土的半导体材料与组件供应商却面临着截然不同的市场处境。据行业媒体披露，三星和SK海力士在完成2026年第一季度的供应商谈判后，广泛下调了存储相关材料和组件的采购价格，这是韩国上游供应商连续第二年面临降价压力。2025年初，部分供应... -
芝能智芯出品 2025年下半年，围绕安世半导体控制权与供应链的博弈，让全球汽车产业对供应链的问题感受深刻，上游芯片供应被地缘影响，“全球化最优分工”可以在几周内失效。 现在安世中国子全面切换国产晶圆供应链，本土晶圆厂接棒车规级IGBT与MOSFET生产，中国功率半导体越来越完整了。 Part 1安世中国切换国产供应链 安世中国自2026年起IGBT晶圆全面切换国产供应链，是功率半导体本土化进程中的一个标志性事件。 安世半导体是从荷兰发展起来的，20世纪50年代，飞利浦在奈梅亨布局半导体； 2006年半导体业务独立成恩智浦； 2017年，恩智浦又把标准产品事业部剥离出来，成立安世半导体，专注分立器件、MOSFET、IGBT 等功率半导体。 2018—2020年，闻泰科技分三步合计投入约338亿元实现100%控股，并把东莞基地扩建成年产能750亿颗的核心制造中心，欧洲的技术平台叠加中国的产能与市场，也是一种互惠互利的发展模式。 但2025年9月之后，荷兰政府发布部长令，冻结资产、限制投票权、暂停中国籍CEO职务，随后在10月切断对东莞的...
-
先进封装，正成为近日半导体市场的行业热词。一边是光刻机龙头ASML正式把枪口对准先进封装，一边是博通开始出货 3.5D XDSiP 先进封装平台首款 SoC 芯片。 这一系列动作的背后，指向一个清晰的行业共识：摩尔定律步入下半场，单纯依靠制程微缩的路径已然越走越窄。而先进封装，正成为半导体产业未来十年的关键增长极，也是行业核心竞争的全新赛道。 要理解这一变革的必然性，需先穿透先进制程瓶颈下，芯片行业面临的两大核心困局。 01 芯片微缩，走进死胡同 过去半个多世纪，半导体产业的核心叙事始终围绕“晶体管微缩”展开。每一次制程工艺的迭代（从28nm到7nm，再到3nm、2nm），本质都是通过缩小晶体管尺寸，在单一芯片晶圆上集成更多晶体管，从而实现性能提升、功耗降低的“双重红利”。这一逻辑支撑了行业数十年的高速增长，成为芯片产业发展的核心驱动力。 但如今，这条被验证无数次的赛道，已触达不可逾越的天花板。 从物理层面看，当晶体管尺寸逼近原子量级，传统的硅基CMOS技术面临根本性挑战：晶体管栅极漏电问题日益严重...
