台系、韩系芯片厂,又打价格战,想抢中国晶圆企业的市场

作者: 上海桐烨
发布于: 2024-08-20 10:47

众所周知,2023年全球芯片企业都太好过,从芯片设计企业,到晶圆制造企业,再到封测企业,因为需求下滑,价格下降,大家的营收、利润都在下滑,有些甚至亏损。

而晶圆厂,作为芯片行业中的中间企业,上面对接IC设计企业,自然也因为芯片行情不好,订单下降,而业绩下滑。

数据显示,2023年下半年,众多的晶圆企业,其产能利用率低于60%,也就是说有40%的产能是空转的,完全是被浪费掉了。

芯片制造企业不能随便关机,哪怕没芯片生产,生产线也得空转,一时停机,再重新启动,很多的参数、配置就得重新调整,良率无法保证。

在这样的情况之下,各大晶圆厂,不得不降价,抢订单,反正空着也是空着,能抢一点是一点。

所以在2023年我们经常看到联电、三星、格芯等企业表示,要对成熟芯片降价,因为成熟芯片竞争最大,基本上所有晶圆厂,都有产能在空转,不降价怎么办?

而近日,又传出消息,韩系、台系代工厂,又要打价格战了,三星、联电和PSMC继续降价,以保持价格竞争力,幅度在5%至15%不等,甚至连台积电,也对其报价进行了一些调整,以使其服务对客户更具吸引力。

据称在这样的背景之下,中国大陆的晶圆厂,也不得不跟着进行价格调整,以争取新产能的订单。

毕竟目前中国大陆的晶圆,主要产能均是在成熟芯片上,且在大规模扩产,一旦台积电等台系厂商,三星这样的韩系的价格下调,吸引到更多的客户之后,势必造成其客户外流,影响业绩。

也就是说,从现在的情况来看,中国大陆、中国台湾和韩国代工厂之间的价格战,可能又正式展开新一轮了。

不知道中国大陆的晶圆企业们,准备好了没有?特别是目前我们还在努力的扩产成熟芯片,产能不不断提升,目前就已经面临价格战了,那当产能再扩充之下,竞争就会更激烈,又将怎么办?

分享

推荐文章

  • 2026-05-20
    上海桐烨
    2026年的半导体圈,正在上演一场现实版的“抢椅子”游戏。而搅动这场战局的核心变量,正是AI引爆的存储需求。 在这一轮游戏中,光刻机便是这把“椅子”。近日,存储芯片大厂SK海力士宣布将在2027年12月31日前向荷兰ASML采购价值11.95万亿韩元(约79.7亿美元)的极紫外光(EUV)光刻机,旨在应对日益增长的内存芯片需求。该交易已作为正式披露文件提交给韩国监管机构,并成为近年来ASML客户公开的最大一笔EUV光刻机采购订单。 根据预计,SK海力士采购的这些EUV光刻机将主要用于先进DRAM芯片和HBM芯片的生产。主要会部署在两个晶圆厂:一个是SK海力士位于龙仁的新晶圆厂,该晶圆厂计划于2027年2月投产;另一个则是位于清州的M15X工厂,该晶圆厂专门用于生产高带宽内存芯片。 伯恩斯坦公司的分析师戴维·道则预计,SK海力士的这份订单将使得其在两年内新增约30台EUV光刻机。这略高于其之前预测的SK海力士两年内将采购26台EUV光刻机的数量。 无独有偶,存储龙头三星也传出了大举采购光刻机的动作。...
  • 2026-04-08
    上海桐烨
    芝能智芯出品 2025年下半年,围绕安世半导体控制权与供应链的博弈,让全球汽车产业对供应链的问题感受深刻,上游芯片供应被地缘影响,“全球化最优分工”可以在几周内失效。 现在安世中国子全面切换国产晶圆供应链,本土晶圆厂接棒车规级IGBT与MOSFET生产,中国功率半导体越来越完整了。 Part 1安世中国切换国产供应链 安世中国自2026年起IGBT晶圆全面切换国产供应链,是功率半导体本土化进程中的一个标志性事件。 安世半导体是从荷兰发展起来的,20世纪50年代,飞利浦在奈梅亨布局半导体; 2006年半导体业务独立成恩智浦; 2017年,恩智浦又把标准产品事业部剥离出来,成立安世半导体,专注分立器件、MOSFET、IGBT 等功率半导体。 2018—2020年,闻泰科技分三步合计投入约338亿元实现100%控股,并把东莞基地扩建成年产能750亿颗的核心制造中心,欧洲的技术平台叠加中国的产能与市场,也是一种互惠互利的发展模式。 但2025年9月之后,荷兰政府发布部长令,冻结资产、限制投票权、暂停中国籍CEO职务,随后在10月切断对东莞的...
  • 2026-04-08
    上海桐烨
    先进封装,正成为近日半导体市场的行业热词。一边是光刻机龙头ASML正式把枪口对准先进封装,一边是博通开始出货 3.5D XDSiP 先进封装平台首款 SoC 芯片。 这一系列动作的背后,指向一个清晰的行业共识:摩尔定律步入下半场,单纯依靠制程微缩的路径已然越走越窄。而先进封装,正成为半导体产业未来十年的关键增长极,也是行业核心竞争的全新赛道。 要理解这一变革的必然性,需先穿透先进制程瓶颈下,芯片行业面临的两大核心困局。 01 芯片微缩,走进死胡同 过去半个多世纪,半导体产业的核心叙事始终围绕“晶体管微缩”展开。每一次制程工艺的迭代(从28nm到7nm,再到3nm、2nm),本质都是通过缩小晶体管尺寸,在单一芯片晶圆上集成更多晶体管,从而实现性能提升、功耗降低的“双重红利”。这一逻辑支撑了行业数十年的高速增长,成为芯片产业发展的核心驱动力。 但如今,这条被验证无数次的赛道,已触达不可逾越的天花板。 从物理层面看,当晶体管尺寸逼近原子量级,传统的硅基CMOS技术面临根本性挑战:晶体管栅极漏电问题日益严重...