台系、韩系芯片厂，又打价格战，想抢中国晶圆企业的市场
众所周知，2023年全球芯片企业都太好过，从芯片设计企业，到晶圆制造企业，再到封测企业，因为需求下滑，价格下降，大家的营收、利润都在下滑，有些甚至亏损。
而晶圆厂，作为芯片行业中的中间企业，上面对接IC设计企业，自然也因为芯片行情不好，订单下降，而业绩下滑。
数据显示，2023年下半年，众多的晶圆企业，其产能利用率低于60%，也就是说有40%的产能是空转的，完全是被浪费掉了。
芯片制造企业不能随便关机，哪怕没芯片生产，生产线也得空转，一时停机，再重新启动，很多的参数、配置就得重新调整，良率无法保证。
在这样的情况之下，各大晶圆厂，不得不降价，抢订单，反正空着也是空着，能抢一点是一点。
所以在2023年我们经常看到联电、三星、格芯等企业表示，要对成熟芯片降价，因为成熟芯片竞争最大，基本上所有晶圆厂，都有产能在空转，不降价怎么办？
而近日，又传出消息，韩系、台系代工厂，又要打价格战了，三星、联电和PSMC继续降价，以保持价格竞争力，幅度在5%至15%不等，甚至连台积电，也对其报价进行了一些调整，以使其服务对客户更具吸引力。
据称在这样的背景之下，中国大陆的晶圆厂，也不得不跟着进行价格调整，以争取新产能的订单。
毕竟目前中国大陆的晶圆，主要产能均是在成熟芯片上，且在大规模扩产，一旦台积电等台系厂商，三星这样的韩系的价格下调，吸引到更多的客户之后，势必造成其客户外流，影响业绩。
也就是说，从现在的情况来看，中国大陆、中国台湾和韩国代工厂之间的价格战，可能又正式展开新一轮了。
不知道中国大陆的晶圆企业们，准备好了没有？特别是目前我们还在努力的扩产成熟芯片，产能不不断提升，目前就已经面临价格战了，那当产能再扩充之下，竞争就会更激烈，又将怎么办？
分享
推荐文章
-
一边是赚得盆满钵满的芯片巨头，一边却是连年被迫降价的本土供应商——韩国半导体产业正在上演一出令人费解的“冰火两重天”。 2026年初，全球半导体产业在人工智能需求的推动下呈现出显著的增长态势。韩国两大存储芯片制造商三星电子与SK海力士均公布了创纪录的财务数据。行业数据显示，三星电子2026年第一季度营业利润预计达到57.2万亿韩元，同比增长755%，超过其2025年全年的营业利润总和。SK海力士在2025年实现了47.2万亿韩元的营业利润，同比增长101.2%，并在年度利润上首次超越了三星电子。韩国3月半导体出口额同比上升151.4%，达到328.3亿美元，推动韩国整体出口创下861.3亿美元的历史新高，为近40年来最快增速。 然而，在下游芯片制造商利润大幅增长、整个行业似乎都在享受AI红利的同时，韩国本土的半导体材料与组件供应商却面临着截然不同的市场处境。据行业媒体披露，三星和SK海力士在完成2026年第一季度的供应商谈判后，广泛下调了存储相关材料和组件的采购价格，这是韩国上游供应商连续第二年面临降价压力。2025年初，部分供应... -
近期，行业两大巨头台积电与三星电子相继宣布调整其成熟制程产能，特别是逐步缩减乃至关闭部分8英寸（200mm）晶圆产线。台积电已明确通知客户，将优化资源配置，并计划在2027年实现部分8英寸厂区的全面停产。三星电子亦步亦趋，被报道计划于年内关闭位于韩国器兴园区的一座8英寸工厂，以聚焦于12英寸产线。 市场研究机构TrendForce（集邦咨询）预测：2025年全球8英寸晶圆产能预计将首次出现约0.3%的负增长，而到了2026年，在两大龙头持续减产的影响下，产能缩减幅度预计将扩大至2.4%。然而，与产能收缩形成鲜明对比的是，市场却传出了截然不同的信号——部分晶圆代工厂已通知客户，计划在2026年将8英寸代工价格上调5%至20%不等。 巨头转身，新的考量 从经济效益来看，12 英寸（300mm）晶圆对比 8 英寸晶圆，有着难以比拟的成本优势。一片 12 英寸晶圆的面积约为 8 英寸晶圆的 2.25 倍，在相近的制造流程下，能产出更多芯片，大幅降低单位芯片的制造成本。对于追求规模效应和利润最大化的行业巨头来说，把有限的厂房空间、洁净室资源、技术团队乃至能源配额...
-
先进封装，正成为近日半导体市场的行业热词。一边是光刻机龙头ASML正式把枪口对准先进封装，一边是博通开始出货 3.5D XDSiP 先进封装平台首款 SoC 芯片。 这一系列动作的背后，指向一个清晰的行业共识：摩尔定律步入下半场，单纯依靠制程微缩的路径已然越走越窄。而先进封装，正成为半导体产业未来十年的关键增长极，也是行业核心竞争的全新赛道。 要理解这一变革的必然性，需先穿透先进制程瓶颈下，芯片行业面临的两大核心困局。 01 芯片微缩，走进死胡同 过去半个多世纪，半导体产业的核心叙事始终围绕“晶体管微缩”展开。每一次制程工艺的迭代（从28nm到7nm，再到3nm、2nm），本质都是通过缩小晶体管尺寸，在单一芯片晶圆上集成更多晶体管，从而实现性能提升、功耗降低的“双重红利”。这一逻辑支撑了行业数十年的高速增长，成为芯片产业发展的核心驱动力。 但如今，这条被验证无数次的赛道，已触达不可逾越的天花板。 从物理层面看，当晶体管尺寸逼近原子量级，传统的硅基CMOS技术面临根本性挑战：晶体管栅极漏电问题日益严重...
