美国，正在疯狂建芯片厂，疯狂购买ASML光刻机
2023年，因为众所周知的原因，中国在疯狂的建设芯片厂，所以也疯狂的购买ASML的光刻机。按照ASML的数据，2023年，中国大陆从ASML购买了约600亿元的光刻机，排名全球第一。
而之前一年，这个金额大约只有200亿元左右，可见，2023年是以往年份的三倍左右了。
而2024年，则更加夸张，一、二季度，中国大陆购买的光刻机，占ASML的49%、49%、47%。而从金额来看，2024年1-9月份，仅在光刻机销售，不含维修、保养等方面，ASML就向中国大陆销售了一共550亿元左右的光刻机。从这个数字就可以看出来，中国购买ASML的光刻机，有多疯狂了，ASML所销售的光刻机，有接近一半是卖给中国的。
为何中国这么疯狂的买ASML光刻机，当然就是因为中国在疯狂造芯厂，而新增芯片厂，需要大量的ASML光刻机。毕竟光刻机这玩意，只有建设芯片厂才需要，又无法当做别的用途。
不过，当时间进入到2024年四季度之后，形势就变了，中国还在建设芯片厂，但最疯狂的不再是中国，而变成美国了。
按照ASML的数据，如上图所示，2024年四季度，美国所购买的光刻机，占ASML销售额的28%了，排名全球第一，占比最高。而中国大陆从上一季度的47%降至27%了，已经低于美国了，另外韩国为25%，中国台湾仅为10%，这个数据应该能够说明，美国购买光刻机有多猛了吧。而光刻机的购买，一定意义就代表着芯片厂的建设，所以这背后，就说明美国正在疯狂造芯，建设芯片厂。
美国为何要疯狂造芯？原因就是担忧自己的芯片空心化，未来会严重影响到自己的芯片产业，所以搞出了芯片计划，吸引全球的芯片企业，到美国来造芯。比如台积电就跑到美国建厂，还英特尔、格芯、美光也在美国本土扩产，还有SK海力士、三星、德州仪器，也在美国建厂。
而从这些数据可以看出来，接下来美国、中国在芯片产能上会持续竞争，就看谁能够笑到最后了了。
推荐文章
-
近期，行业两大巨头台积电与三星电子相继宣布调整其成熟制程产能，特别是逐步缩减乃至关闭部分8英寸（200mm）晶圆产线。台积电已明确通知客户，将优化资源配置，并计划在2027年实现部分8英寸厂区的全面停产。三星电子亦步亦趋，被报道计划于年内关闭位于韩国器兴园区的一座8英寸工厂，以聚焦于12英寸产线。 市场研究机构TrendForce（集邦咨询）预测：2025年全球8英寸晶圆产能预计将首次出现约0.3%的负增长，而到了2026年，在两大龙头持续减产的影响下，产能缩减幅度预计将扩大至2.4%。然而，与产能收缩形成鲜明对比的是，市场却传出了截然不同的信号——部分晶圆代工厂已通知客户，计划在2026年将8英寸代工价格上调5%至20%不等。 巨头转身，新的考量 从经济效益来看，12 英寸（300mm）晶圆对比 8 英寸晶圆，有着难以比拟的成本优势。一片 12 英寸晶圆的面积约为 8 英寸晶圆的 2.25 倍，在相近的制造流程下，能产出更多芯片，大幅降低单位芯片的制造成本。对于追求规模效应和利润最大化的行业巨头来说，把有限的厂房空间、洁净室资源、技术团队乃至能源配额... -
芝能智芯出品 2025年下半年，围绕安世半导体控制权与供应链的博弈，让全球汽车产业对供应链的问题感受深刻，上游芯片供应被地缘影响，“全球化最优分工”可以在几周内失效。 现在安世中国子全面切换国产晶圆供应链，本土晶圆厂接棒车规级IGBT与MOSFET生产，中国功率半导体越来越完整了。 Part 1安世中国切换国产供应链 安世中国自2026年起IGBT晶圆全面切换国产供应链，是功率半导体本土化进程中的一个标志性事件。 安世半导体是从荷兰发展起来的，20世纪50年代，飞利浦在奈梅亨布局半导体； 2006年半导体业务独立成恩智浦； 2017年，恩智浦又把标准产品事业部剥离出来，成立安世半导体，专注分立器件、MOSFET、IGBT 等功率半导体。 2018—2020年，闻泰科技分三步合计投入约338亿元实现100%控股，并把东莞基地扩建成年产能750亿颗的核心制造中心，欧洲的技术平台叠加中国的产能与市场，也是一种互惠互利的发展模式。 但2025年9月之后，荷兰政府发布部长令，冻结资产、限制投票权、暂停中国籍CEO职务，随后在10月切断对东莞的...
-
先进封装，正成为近日半导体市场的行业热词。一边是光刻机龙头ASML正式把枪口对准先进封装，一边是博通开始出货 3.5D XDSiP 先进封装平台首款 SoC 芯片。 这一系列动作的背后，指向一个清晰的行业共识：摩尔定律步入下半场，单纯依靠制程微缩的路径已然越走越窄。而先进封装，正成为半导体产业未来十年的关键增长极，也是行业核心竞争的全新赛道。 要理解这一变革的必然性，需先穿透先进制程瓶颈下，芯片行业面临的两大核心困局。 01 芯片微缩，走进死胡同 过去半个多世纪，半导体产业的核心叙事始终围绕“晶体管微缩”展开。每一次制程工艺的迭代（从28nm到7nm，再到3nm、2nm），本质都是通过缩小晶体管尺寸，在单一芯片晶圆上集成更多晶体管，从而实现性能提升、功耗降低的“双重红利”。这一逻辑支撑了行业数十年的高速增长，成为芯片产业发展的核心驱动力。 但如今，这条被验证无数次的赛道，已触达不可逾越的天花板。 从物理层面看，当晶体管尺寸逼近原子量级，传统的硅基CMOS技术面临根本性挑战：晶体管栅极漏电问题日益严重...
