ASML的EUV光刻机，走进“死胡同”了？
作为全球第一大光刻机厂商，也是唯一掌握EUV光刻机技术的厂商，理论上而言，ASML的日子是相当滋润的。
毕竟EUV光刻机是制造7nm以下芯片必备机器，所以全球的顶尖芯片厂，都要抢ASML的EUV光刻机，看它的脸色行事，它卡着全球芯片厂商的脖子啊。
但是，从最近的情况来看，这家理论上风光无限的光刻机巨头，日子却也没有想象中的好过，原因就是它们的“印钞机”EUV光刻机，似乎失灵了。
我们知道，ASML的光刻机，是与芯片工艺应对的，KrF、ArF、ArFi、EUV等等，对应着不同的工艺。制造什么样的芯片，就要买哪一种光刻机。
而全球的芯片工艺不断前进，所以芯片厂商们，也要不断的买新光刻机，不停的更新换代，ASML为此赚的盆满钵满的。
但是进入到EUV之后，这种更新换代就难了，一方面是研发最新款的EUV光刻机，实在是太难，成本太高了。二是研发出来，也因为成本太高，芯片厂商们不愿意买，卖不掉啊。
先说研发难的问题，之前的EUV光刻机，其NA=0.33也就是数值孔径是0.33，而新一代叫做 High NA EUV，其数值孔径是0.55。
别小看了只提升这么0.22，但是难度系数增加了N多，导致这一代的High NA EUV研发了好多年才研发出来，至于下一代，会不会有，还不清楚呢。
第一代NA0.33的EUV光刻机，大约是1.5亿美元一台，而新一代的High NA EUV，其价格高达4亿美元，是原来的近三倍了。
1.5亿美元就是10亿多人民币，已经是够厉害了，这一代4亿美元美元，就是近40亿人民币了，已经是贵到离谱了。
所以，客户也没那么傻，能不换成最新的High NA EUV NA0.55光刻机，就尽量不换，毕竟40亿一台，台积电100多台全换要多少钱？4000亿啊。
比如台积电，在2nm工艺时，就不使用这种High NA EUV光刻机，不仅2nm不用，连1.6nm、1.4nm工艺都不用，表示称，价格太贵，划不来，他们研究利用旧的EUV光刻机，来实现先进工艺。
ASML表示，到目前为止，全球也仅卖出5台High NA EUV光刻机，只有intel、三星下了单，其它的客户都不买。
如果其它客户不买，High NA EUV光刻机卖不掉，对于ASML而言，是致命的，意味着所谓的靠EUV光刻机进步，来推动芯片工艺进步，就是最美丽的谎言了，ASML怎么办？
推荐文章
-
近期，行业两大巨头台积电与三星电子相继宣布调整其成熟制程产能，特别是逐步缩减乃至关闭部分8英寸（200mm）晶圆产线。台积电已明确通知客户，将优化资源配置，并计划在2027年实现部分8英寸厂区的全面停产。三星电子亦步亦趋，被报道计划于年内关闭位于韩国器兴园区的一座8英寸工厂，以聚焦于12英寸产线。 市场研究机构TrendForce（集邦咨询）预测：2025年全球8英寸晶圆产能预计将首次出现约0.3%的负增长，而到了2026年，在两大龙头持续减产的影响下，产能缩减幅度预计将扩大至2.4%。然而，与产能收缩形成鲜明对比的是，市场却传出了截然不同的信号——部分晶圆代工厂已通知客户，计划在2026年将8英寸代工价格上调5%至20%不等。 巨头转身，新的考量 从经济效益来看，12 英寸（300mm）晶圆对比 8 英寸晶圆，有着难以比拟的成本优势。一片 12 英寸晶圆的面积约为 8 英寸晶圆的 2.25 倍，在相近的制造流程下，能产出更多芯片，大幅降低单位芯片的制造成本。对于追求规模效应和利润最大化的行业巨头来说，把有限的厂房空间、洁净室资源、技术团队乃至能源配额... -
芝能智芯出品 2025年下半年，围绕安世半导体控制权与供应链的博弈，让全球汽车产业对供应链的问题感受深刻，上游芯片供应被地缘影响，“全球化最优分工”可以在几周内失效。 现在安世中国子全面切换国产晶圆供应链，本土晶圆厂接棒车规级IGBT与MOSFET生产，中国功率半导体越来越完整了。 Part 1安世中国切换国产供应链 安世中国自2026年起IGBT晶圆全面切换国产供应链，是功率半导体本土化进程中的一个标志性事件。 安世半导体是从荷兰发展起来的，20世纪50年代，飞利浦在奈梅亨布局半导体； 2006年半导体业务独立成恩智浦； 2017年，恩智浦又把标准产品事业部剥离出来，成立安世半导体，专注分立器件、MOSFET、IGBT 等功率半导体。 2018—2020年，闻泰科技分三步合计投入约338亿元实现100%控股，并把东莞基地扩建成年产能750亿颗的核心制造中心，欧洲的技术平台叠加中国的产能与市场，也是一种互惠互利的发展模式。 但2025年9月之后，荷兰政府发布部长令，冻结资产、限制投票权、暂停中国籍CEO职务，随后在10月切断对东莞的...
-
先进封装，正成为近日半导体市场的行业热词。一边是光刻机龙头ASML正式把枪口对准先进封装，一边是博通开始出货 3.5D XDSiP 先进封装平台首款 SoC 芯片。 这一系列动作的背后，指向一个清晰的行业共识：摩尔定律步入下半场，单纯依靠制程微缩的路径已然越走越窄。而先进封装，正成为半导体产业未来十年的关键增长极，也是行业核心竞争的全新赛道。 要理解这一变革的必然性，需先穿透先进制程瓶颈下，芯片行业面临的两大核心困局。 01 芯片微缩，走进死胡同 过去半个多世纪，半导体产业的核心叙事始终围绕“晶体管微缩”展开。每一次制程工艺的迭代（从28nm到7nm，再到3nm、2nm），本质都是通过缩小晶体管尺寸，在单一芯片晶圆上集成更多晶体管，从而实现性能提升、功耗降低的“双重红利”。这一逻辑支撑了行业数十年的高速增长，成为芯片产业发展的核心驱动力。 但如今，这条被验证无数次的赛道，已触达不可逾越的天花板。 从物理层面看，当晶体管尺寸逼近原子量级，传统的硅基CMOS技术面临根本性挑战：晶体管栅极漏电问题日益严重...
